Logic Synthesis and Verification Algorithms - Gary D. Hachtel - Bøker - Springer-Verlag New York Inc. - 9781475770360 - 18. mars 2013
Ved uoverensstemmelse mellom cover og tittel gjelder tittel

Gary D. Hachtel
Logic Synthesis and Verification Algorithms Softcover reprint of the original 1st ed. 1996 edition

Pris
NOK 1.069

Bestillingsvarer

Forventes levert 6. - 20. aug
Få varsel om nye utgivelser fra Gary D. Hachtel

Kundene våre sier:

14 dages returrett
Toppvurdering på Trustpilot
Legg til iMusic ønskeliste
eller

Ikke vurdert ennå

Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. Logic Synthesis and Verification Algorithms is about the theoretical underpinnings of VLSI (Very Large Scale Integrated Circuits).

596 pages, biography

Media Bøker     Pocketbok   (Bok med mykt omslag og limt rygg)
Utgitt 18. mars 2013
ISBN13 9781475770360
Utgivere Springer-Verlag New York Inc.
Antall sider 564
Mål 178 × 254 × 31 mm   ·   1,03 kg
Språk Engelsk  

Mer fra samme **utgiver**

Se alt med Gary D. Hachtel ( f.eks. Pocketbok og Innbunden bok )