Fortell venner om denne varen:
RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design
Pris
NOK 1.089
Bestillingsvarer
Forventes levert 12. - 26. aug
Legg til iMusic ønskeliste
eller
RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design
| Media | Bøker Bok |
| Utgitt | 10. juni 2017 |
| ISBN13 | 9781546776345 |
| Utgivere | Sutherland HDL |
| Mål | 150 × 220 × 20 mm · 644 g |