Logic Synthesis and SOC Prototyping: RTL Design using VHDL - Vaibbhav Taraate - Bøker - Springer Verlag, Singapore - 9789811513169 - 30. januar 2021
Ved uoverensstemmelse mellom cover og tittel gjelder tittel

Logic Synthesis and SOC Prototyping: RTL Design using VHDL 2020 edition

Vaibbhav Taraate

Pris
Íkr 10.999

Bestillingsvarer

Forventes levert 9. - 17. jul

Kundene våre sier:

14 dages returrett
Toppvurdering på Trustpilot
Legg til iMusic ønskeliste
Eller

Logic Synthesis and SOC Prototyping: RTL Design using VHDL 2020 edition

This book describes RTL design, synthesis, and timing closure strategies for SOC blocks. It covers high-level RTL design scenarios and challenges for SOC design. The book covers the Synopsys DC, PT commands, and use of them to constraint and to optimize SOC design.

251 pages, XIX, 251 p.

Media Bøker     Pocketbok   (Bok med mykt omslag og limt rygg)
Utgitt 30. januar 2021
ISBN13 9789811513169
Utgivere Springer Verlag, Singapore
Antall sider 251
Mål 500 g
Vis alle

Mer med Vaibbhav Taraate

Se alt med Vaibbhav Taraate ( f.eks. Pocketbok og Innbunden bok )