SystemVerilog for Hardware Description: RTL Design and Verification - Vaibbhav Taraate - Bøker - Springer Verlag, Singapore - 9789811544040 - 11. juni 2020
Ved uoverensstemmelse mellom cover og tittel gjelder tittel

SystemVerilog for Hardware Description: RTL Design and Verification 2020 edition

Pris
SFr. 90,99

Bestillingsvarer

Forventes levert 3. - 11. des
Julegaver kan byttes frem til 31. januar
Legg til iMusic ønskeliste
eller

Finnes også som:

This book introduces the reader to FPGA based design for RTL synthesis. The book builds the story from basic fundamentals of FPGA based designs to advance RTL design and verification concepts using SystemVerilog.


252 pages, 95 Illustrations, color; 9 Illustrations, black and white; XXI, 252 p. 104 illus., 95 ill

Media Bøker     Innbunden bok   (Bok med hard rygg og stivt omslag)
Utgitt 11. juni 2020
ISBN13 9789811544040
Utgivere Springer Verlag, Singapore
Antall sider 252
Mål 150 × 220 × 20 mm   ·   562 g

Vis alle

Mer med Vaibbhav Taraate