Formal Semantics and Proof Techniques for Optimizing VHDL Models - Kothanda Umamageswaran - Bøker - Springer-Verlag New York Inc. - 9781461373315 - 26. oktober 2012
Ved uoverensstemmelse mellom cover og tittel gjelder tittel

Formal Semantics and Proof Techniques for Optimizing VHDL Models Softcover reprint of the original 1st ed. 1999 edition

Kothanda Umamageswaran

Pris
NOK 1.099

Bestillingsvarer

Forventes levert 5. - 13. aug

Kundene våre sier:

14 dages returrett
Toppvurdering på Trustpilot
Legg til iMusic ønskeliste
Eller

Finnes også som:

Formal Semantics and Proof Techniques for Optimizing VHDL Models Softcover reprint of the original 1st ed. 1999 edition

a

158 pages, biography

Media Bøker     Pocketbok   (Bok med mykt omslag og limt rygg)
Utgitt 26. oktober 2012
Opprinelig utgitt 1998
ISBN13 9781461373315
Utgivere Springer-Verlag New York Inc.
Antall sider 158
Mål 155 × 235 × 9 mm   ·   267 g
Språk Engelsk  

Se alt med Kothanda Umamageswaran ( f.eks. Innbunden bok og Pocketbok )