Fortell venner om denne varen:
Logic Synthesis and SOC Prototyping: RTL Design using VHDL Vaibbhav Taraate 2020 edition
Pris
₩ 130.600
Bestillingsvarer
Forventes levert 5. - 15. des
Julegaver kan byttes frem til 31. januar
Legg til iMusic ønskeliste
eller
Logic Synthesis and SOC Prototyping: RTL Design using VHDL
Vaibbhav Taraate
This book describes RTL design, synthesis, and timing closure strategies for SOC blocks. It covers high-level RTL design scenarios and challenges for SOC design. The book covers the Synopsys DC, PT commands, and use of them to constraint and to optimize SOC design.
251 pages, XIX, 251 p.
| Media | Bøker Pocketbok (Bok med mykt omslag og limt rygg) |
| Utgitt | 30. januar 2021 |
| ISBN13 | 9789811513169 |
| Utgivere | Springer Verlag, Singapore |
| Antall sider | 251 |
| Mål | 150 × 220 × 10 mm · 500 g |