ASIC Design and Synthesis: RTL Design Using Verilog - Vaibbhav Taraate - Bøker - Springer Verlag, Singapore - 9789813346413 - 7. januar 2021
Ved uoverensstemmelse mellom cover og tittel gjelder tittel

Vaibbhav Taraate
ASIC Design and Synthesis: RTL Design Using Verilog 2021 edition

Pris
NOK 2.049

Bestillingsvarer

Forventes levert 3. - 11. des
Julegaver kan byttes frem til 31. januar

Kundene våre sier:

14 dages returrett
Toppvurdering på Trustpilot
Legg til iMusic ønskeliste
eller

Finnes også som:

This book describes simple to complex ASIC design practical scenarios using Verilog. It also covers architecture design strategies, multiple clock domain designs, low-power design techniques, DFT, pre-layout STA and the overall ASIC design flow with case studies.

330 pages, 184 Illustrations, color; 127 Illustrations, black and white; XXI, 330 p. 311 illus., 184

Media Bøker     Innbunden bok   (Bok med hard rygg og stivt omslag)
Utgitt 7. januar 2021
ISBN13 9789813346413
Utgivere Springer Verlag, Singapore
Antall sider 330
Mål 150 × 220 × 20 mm   ·   671 g
Vis alle

Mer med Vaibbhav Taraate

Se alt med Vaibbhav Taraate ( f.eks. Pocketbok og Innbunden bok )