ASIC Design and Synthesis: RTL Design Using Verilog - Vaibbhav Taraate - Bøker - Springer Verlag, Singapore - 9789813346444 - 8. januar 2022
Ved uoverensstemmelse mellom cover og tittel gjelder tittel

ASIC Design and Synthesis: RTL Design Using Verilog 1st ed. 2021 edition

Vaibbhav Taraate

Pris
NOK 1.439

Bestillingsvarer

Forventes levert 1. - 9. jul

Kundene våre sier:

14 dages returrett
Toppvurdering på Trustpilot
Legg til iMusic ønskeliste
Eller

Finnes også som:

ASIC Design and Synthesis: RTL Design Using Verilog 1st ed. 2021 edition

This book describes simple to complex ASIC design practical scenarios using Verilog. It also covers architecture design strategies, multiple clock domain designs, low-power design techniques, DFT, pre-layout STA and the overall ASIC design flow with case studies.

330 pages, 184 Illustrations, color; 127 Illustrations, black and white; XXI, 330 p. 311 illus., 184

Media Bøker     Pocketbok   (Bok med mykt omslag og limt rygg)
Utgitt 8. januar 2022
ISBN13 9789813346444
Utgivere Springer Verlag, Singapore
Antall sider 330
Mål 534 g
Vis alle

Mer med Vaibbhav Taraate

Se alt med Vaibbhav Taraate ( f.eks. Pocketbok og Innbunden bok )